チップパターンを容易に超微細化する画期的手法が開発される!

過去数十年にわたり、マイクロチップメーカーは、チップ内部のワイヤー等のコンポーネントのパターンを微細化して、それらを単一チップにできるだけ多く詰め込んで、より高速で高性能なコンピュータに向けた飽くなき進歩を続けるための方法を探し続けています。現在、その進歩は、製造工程が、例えば、パターン作りに使われる光の波長などを含む、本質的限界に直面していることで、速度が大幅に鈍ってきています。

ブロック共重合体の自己集合

Self-assembly technique could lead to long-awaited, simple method for making smaller microchip patterns

現在、MITとシカゴの研究チームが、いくつかのそういった制限を取り除いて、従来通りの設備を使った大量生産へと簡単に拡大可能な工程を利用した、今までで最も細いワイヤーの生産を可能にする手法を開発しています。その新しい手法は、今週、Nature Nanotechnology誌に掲載された、MITのポスドクのドー・ハン・キム氏、院生のプリヤ・モニ氏、カレン・グリーソン教授、さらに、シカゴ大学やアルゴンヌ国立研究所の研究者達による論文の中で報告されています。そういった微細ワイヤーを実現するための方法は他にもあるのですが、どれも大規模生産に対する費用効率が非常に高く、実用性に乏しいと研究者達は言っています。

The new approach uses a self-assembly technique in which materials known as block copolymers are covered by a second polymer. They are deposited on a surface by first heating the precursor so it vaporizes, then allowing it to condense on a cooler surface, much as water condenses on the outside of a cold drinking glass on a hot day.

今回の新しい手法は、ブロック共重合体として知られている物質が、別のポリマーによって覆われる自己集合技術を使っています。それらは、先ず、先駆物質を、それが気化するように加熱することで表面に蒸着され、その後、暑い日に、水が冷たいコップの表面に凝結するのと同じ方法で、それを冷たい表面上で凝結させます。

“People always want smaller and smaller patterns, but achieving that has been getting more and more expensive,” says Gleason, who is MIT’s associate provost as well as the Alexander and I. Michael Kasser (1960) Professor of Chemical Engineering. Today’s methods for producing features smaller than about 22 nanometers (billionths of a meter) across generally require building up an image line by line, by scanning a beam of electrons or ions across the chip surface—a very slow process and therefore expensive to implement at large scale.

”より微細なパターンの需要が増す中で、しかし、その需要を満たすことは、昨今、ますます割高になってきています。”と、MIT副学長のグリーソン教授は語ります。直径が約22nmより微細なパターンを製造するための現在の手法は、通常、チップ表面の電子やイオンのビームを走査することで、ライン毎にイメージを構築する必要があり、これは、生産速度的に非常に非効率で、従って、大規模生産に転用しようとした場合、莫大な費用がかかってしまいます。

新しいパターン作成法

新しい手法は、2つの既存の手法のいいとこ取りをしていて、先ずはじめに、ラインのパターンが、通常の、光がチップ表面のネガマスクを透過するリソグラフィー技術を使ってチップ表面上に生成されています。その表面は、照射されたエリアが溶解除去するように化学的にエッチング処理され、そのラインの隙間を回路のパーツをつなぐ導電ワイヤーとして残します。

その後、2種類のポリマー混合体が、交代層や他の予測可能なパターンへと自然に分離するブロック共重合体レイヤーとして知られる物質のレイヤーが、溶液をスピンコーティングすることによって形成されます。ブロック共重合体は、各々が、端と端を接続している二種類のポリマー材料から成る、鎖状分子で構成されています。

”半分は、オイルフレンドリーで、他の半分は、水フレンドリーです。しかし、それらが完全に結合されていることから、ある意味、互いに重合されていると言えます。”と、キム氏は説明しています。2つの鎖の大きさが、レイヤーの大きさや、それらが蒸着された時に自己集合する種々のパターンのサイズを事前に決定しています。

最後に、最上部の保護ポリマー層が、chemical vapor deposition (CVD:化学気相蒸着)を使うことで、他の層上部に蒸着されます。このトップコート(最上部被膜)が、本工程の鍵になっていることが分かっています。その工程は、ブロックコポリマー自己集合が、その側面がレイヤーケーキの側面のような水平層ではなく、鉛直層に形成されるように制約しています。

コポリマー(共重合体)

下層のリソグラフィパターンが、こういったレイヤーの位置合わせをガイドしますが、コポリマーの自然特性が、それらの幅を、ベースラインの幅よりもはるかに小さくしています。その結果、現在、各ラインが、元のラインの4分の1の幅の、4つのライン(かそれ以上、化学的性質による)になっています。リソグラフィレイヤーは、結果として生成される微細なラインのオリエンテーションとアラインメントの両方をコントロールしていますと、モニ氏は言います。

保護ポリマー層が、付加的にパターン化されている理由から、そのシステムは、マイクロチップの相互配線に必要なあらゆる種類の複雑なパターニングを構築するのに使用できます。

Most microchip manufacturing facilities use the existing lithographic method, and the CVD process itself is a well-understood additional step that could be added relatively easily. Thus, implementing the new method could be much more straightforward than other proposed methods of making finer lines, such as the use of extreme ultraviolet light, which would require the development of new light sources and new lenses to focus the light. With the new method, Gleason says, “you wouldn’t need to change all those machines. And everything that’s involved are well-known materials.”

ほとんどのマイクロチップ製造工場は、既存のリソグラフィ法を使用し、CVD工程自体は、比較的簡単に追加可能な、十分に理解されている付加的な処置です。なので、今回の新しい手法の実装は、新しい光源と、その光をフォーカスするための新しいレンズの開発が必要な、極紫外線を利用するといった、他に提案されている微細ライン製造法に比べはるかに簡単です。新手法を使えば、全てのそういった装置を変えないで済むだけではなく、その工程で使われている全てが、良く知られている材料になっています。と、グリーソン氏は語っています。

ブロックコポリマーが、従来製法の4分の1に凝結することで、単純に4倍微細化されるみたいな感じなのかもしれません。8nmプロセスルールなら、2nmプロセスルールになると、勝手に解釈しています。実際にはもっと微細化が可能みたいなので、例えば、7nmプロセスが、1nmプロセスに自動的にアップグレードされることも可能なのかもしれません。